


New Release


LTEC Corporation

Your most experienced partner in IP protection

トヨタ第4世代プリウス(ZVW51) BMS基板搭載の デンソー製バッテリ監視IC「SF410」の構造解析レポート

2016.7月 株式会社エルテックでは、トヨタ第4世代プリウスのBMS (Battery Management System) 基板に搭載されているデンソー製バッテリ監視IC 「SF410」の構造解析レポートをリリースしました。





トヨタ第4世代プリウス(ZVW51) BMS基板と バッテリ監視IC「SF410」パッケージ

下段チップ搭載素子の一例

本製品はQFPパッケージに3チップがスタックされているが、本レポートではマルチプレクサ機能・ADC機能・セルバランス機能を備える下段チップに着目し解析を実施。

特徴

- 1) 貼り合わせSOIウェハーを採用 (特にデバイス層のトレンチ分離には顕著な構造的特徴あり)
- 2) BCDMOS (Bipolar, CMOS and LDMOS) プロセスを採用
- 3) 回路の抵抗値を高精度に調整するための薄膜抵抗を搭載

解析レポートは64ページで構成されており、平面解析(プロセス推定含む)、主要素子(Logic部のMOSFET、LDMOS、ESD保護素子)の断面構造解析、トレンチ構造形成の断面工程フローの推定を行い、同チップの詳細を明らかにしています(掲載内容詳細は次頁参照)。

販売価格(税別)¥500,000

15G-0013-1



Table of Contents

1. イントロダクションc	• • •	4
2. デバイスサマリー	• • •	5
3. 解析まとめ		6
4. 製品外観観察		
4.1. 実装基板外観観察		7
4.2. パッケージ外観観察		8
4.3. パッケージX線観察		9
5. チップ外観観察		
5.1. 上段チップ		10
5.2. 中段チップ		11
5.3. 下段チップ		12-13
6. 下段チップ 平面解析		
6.1. 各層観察		14-18
6.2. Logic部 M1 Layer 観察		19-21
6.3. Logic部 Gate Layer 観察	• • •	22-24
6.4. 搭載素子調査		25-32
7. 下段チップ 断面構造解析		
7.1. Logic部 断面SEM観察		33-36
7.2. Nch LDMOS 断面SEM観察	• • •	37-44
7.3. Pch LDMOS 断面SEM観察		45-53
7.4. Bipolar Transistor 断面SEM観察		54-60
7.5. SOI構造 断面SEM観察		61-63
7.6. 多重トレンチ構造形成の断面工程フロー(推定)		64



15G-0013-1